Das SR-Flip-Flop oder Set-Reset-Flip-Flop bietet viele Vorteile. Es gibt jedoch folgende Umschaltprobleme:

• Wenn die Eingänge Set 'S' und Reset 'R' auf 0 gesetzt sind, wird dieser Zustand immer vermieden.
• Wenn der Set- oder Reset-Eingang seinen Zustand ändert, während der Enable-Eingang 1 ist, tritt die falsche Verriegelungsaktion auf.

Der JK Flip Flop beseitigt diese beiden Nachteile SR-Flip-Flop .

Der JK-Flip-Flop ist eines der am häufigsten verwendeten Flip-Flops in digitalen Schaltkreisen. Das JK-Flip-Flop ist ein universelles Flip-Flop mit zwei Eingängen „J“ und „K“. Beim SR-Flip-Flop sind „S“ und „R“ die verkürzten Buchstaben für Set und Reset, J und K jedoch nicht. J und K sind selbst eigenständige Buchstaben, die ausgewählt wurden, um das Flip-Flop-Design von anderen Typen zu unterscheiden.

Das JK-Flip-Flop funktioniert auf die gleiche Weise wie das SR-Flip-Flop. Das JK-Flip-Flop hat ein „J“- und ein „K“-Flip-Flop anstelle von „S“ und „R“. Der einzige Unterschied zwischen dem JK-Flip-Flop und dem SR-Flip-Flop besteht darin, dass, wenn beide Eingänge des SR-Flip-Flops auf 1 gesetzt sind, die Schaltung die ungültigen Zustände als Ausgänge erzeugt. Beim JK-Flip-Flop gibt es jedoch keine ungültigen Zustände, selbst wenn beide Die Flipflops „J“ und „K“ werden auf 1 gesetzt.

Das JK-Flip-Flop ist ein SR-Flip-Flop mit Gatter und zusätzlicher Takteingangsschaltung. Der ungültige oder unzulässige Ausgangszustand tritt auf, wenn beide Eingänge auf 1 gesetzt sind, und wird durch das Hinzufügen einer Takteingangsschaltung verhindert. Das JK-Flip-Flop verfügt also über vier mögliche Eingangskombinationen, nämlich 1, 0, „keine Änderung“ und „Umschalten“. Das Symbol des JK-Flip-Flops ist das gleiche wie Bistabiler SR-Verschluss mit Ausnahme der Hinzufügung eines Takteingangs.

Blockdiagramm:

Schaltplan:

Beim SR-Flip-Flop werden die beiden Eingänge „S“ und „R“ durch zwei Eingänge J und K ersetzt. Das bedeutet, dass die Eingänge J und K jeweils S und R entsprechen.

Die beiden UND-Gatter mit 2 Eingängen werden durch zwei NAND-Gatter mit 3 Eingängen ersetzt. Der dritte Eingang jedes Gatters ist mit den Ausgängen an Q und Q' verbunden. Durch die Kreuzkopplung des SR-Flip-Flops kann der vorherige ungültige Zustand (S = „1“, R = „1“) zum Erzeugen der „Umschaltaktion“ verwendet werden, da die beiden Eingänge jetzt verriegelt sind.

Wenn die Schaltung „gesetzt“ ist, wird der J-Eingang von der „0“-Position von Q durch das untere NAND-Gatter unterbrochen. Wenn die Schaltung „RESET“ ist, wird der K-Eingang von 0 Positionen von Q über das obere NAND-Gatter unterbrochen. Da Q und Q' immer unterschiedlich sind, können wir sie zur Steuerung der Eingabe verwenden. Wenn beide Eingänge „J“ und „K“ auf 1 gesetzt sind, schaltet der JK das Flip-Flop gemäß der angegebenen Wahrheitstabelle um.

Wahrheitstabelle:

Wenn beide Eingänge des JK-Flip-Flops auf 1 gesetzt sind und der Takteingang ebenfalls einen „High“-Impuls hat, wird die Schaltung vom SET-Zustand in einen RESET-Zustand umgeschaltet. Das JK-Flip-Flop funktioniert als T-Typ-Toggle-Flip-Flop, wenn beide Eingänge auf 1 gesetzt sind.

Das JK-Flip-Flop ist ein verbessertes getaktetes SR-Flip-Flop. Aber es leidet immer noch darunter 'Wettrennen' Problem. Dieses Problem tritt auf, wenn der Zustand des Ausgangs Q geändert wird, bevor der Zeitimpuls des Takteingangs Zeit zum Vergehen hat 'Aus' . Wir müssen das Timing plus die Periode (T) kurz halten, um diese Periode zu vermeiden.