Das SR-Flip-Flop ist ein bistabiles 1-Bit-Speichergerät mit zwei Eingängen, nämlich SET und RESET. Der SET-Eingang „S“ setzt das Gerät oder erzeugt den Ausgang 1, und der RESET-Eingang „R“ setzt das Gerät zurück oder erzeugt den Ausgang 0. Die SET- und RESET-Eingänge sind mit gekennzeichnet S Und R , jeweils.

Das SR-Flip-Flop steht für „Set-Reset“-Flip-Flop. Der Reset-Eingang wird verwendet, um das Flip-Flop mit einem Ausgang „Q“ vom aktuellen Zustand in seinen ursprünglichen Zustand zurückzusetzen. Dieser Ausgang hängt von den Setz- und Rücksetzbedingungen ab und liegt entweder auf dem Logikpegel „0“ oder „1“.

Das SR-Flip-Flop des NAND-Gatters ist ein einfaches Flip-Flop, das eine Rückmeldung von beiden Ausgängen zurück an den gegenüberliegenden Eingang liefert. Diese Schaltung dient zum Speichern des einzelnen Datenbits in der Speicherschaltung. Das SR-Flip-Flop hat also insgesamt drei Eingänge, nämlich „S“ und „R“, und einen Stromausgang „Q“. Diese Ausgabe „Q“ bezieht sich auf den aktuellen Verlauf oder Status. Der Begriff „Flip-Flop“ bezieht sich auf den tatsächlichen Betrieb des Geräts, da es in einen logischen Setzzustand „gekippt“ oder in den entgegengesetzten logischen Rücksetzzustand „zurückgekippt“ werden kann.

Das NAND Gate SR Flip-Flop

Wir können das Set-Reset-Flip-Flop implementieren, indem wir zwei kreuzgekoppelte NAND-Gatter mit zwei Eingängen miteinander verbinden. In der SR-Flip-Flop-Schaltung ist von jedem Ausgang zu einem der anderen NAND-Gate-Eingänge eine Rückkopplung verbunden. Das Gerät verfügt also über zwei Eingänge, d. h. Set 'S' und Reset 'R' mit zwei Ausgängen Q bzw. Q'. Nachfolgend finden Sie das Blockdiagramm und den Schaltplan des S-R-Flipflops.

Blockdiagramm:

Schaltplan:

Der festgelegte Zustand

Wenn im obigen Diagramm der Eingang R auf falsch oder 0 und der Eingang S auf wahr oder 1 gesetzt ist, hat das NAND-Gatter Y einen Eingang 0, was den Ausgang Q' 1 erzeugt. Der Wert von Q' ist als Eingang „A“ zum NAND-Gatter „X“ eingeblendet, und nun sind beide Eingänge des NAND-Gatters „X“ 1 (S=A=1), was den Ausgang „Q“ 0 erzeugt.

Wenn nun der Eingang R auf 1 geändert wird und „S“ 1 bleibt, sind die Eingänge des NAND-Gatters „Y“ R=1 und B=0. Hier ist einer der Eingänge ebenfalls 0, sodass der Ausgang von Q' 1 ist. Die Flip-Flop-Schaltung wird also mit Q=0 und Q'=1 gesetzt oder verriegelt.

Status zurücksetzen

Der Ausgang Q' ist 0 und der Ausgang Q ist 1 im zweiten stabilen Zustand. Es ist gegeben durch R = 1 und S = 0. Einer der Eingänge des NAND-Gatters „X“ ist 0 und sein Ausgang Q ist 1. Ausgang Q wird als Eingang B zum NAND-Gatter Y geleitet. Also beide Eingänge zu NAND-Gatter UND sind auf 1 gesetzt, daher ist Q' = 0.

Wenn nun der Eingang S auf 0 geändert wird und „R“ 1 bleibt, ist der Ausgang Q‘ 0 und es gibt keine Zustandsänderung. Der Reset-Zustand der Flip-Flop-Schaltung wurde also verriegelt und die Set-/Reset-Aktionen sind in der folgenden Wahrheitstabelle definiert:

Aus der obigen Wahrheitstabelle können wir ersehen, dass die Ausgänge Q und Q' entweder 1 oder 0 sind, wenn die Eingänge „S“ und „R“ auf 1 zurückgesetzt werden. Diese Ausgänge hängen vom vorherigen Eingangszustand S oder R ab Die Eingabebedingung existiert. Wenn also die Eingänge 1 sind, bleiben die Zustände der Ausgänge unverändert.

Die Bedingung, dass beide Eingangszustände auf 0 gesetzt sind, wird als ungültig behandelt und muss vermieden werden.