Latch ist eine digitale Schaltung, die ihre Ausgabe entsprechend ihren Eingaben sofort umwandelt. Zur Implementierung von Latches verwenden wir unterschiedliche Logikgatter. In diesem Artikel sehen wir die Definition von Latches, Latch-Typen wie SR, Gated SR, D, Gated D, JK und T mit ihrer Wahrheitstabelle und Diagrammen sowie Vor- und Nachteilen von Latch.
Inhaltsverzeichnis
- Was sind Riegel?
- Arten von Riegeln
- SR-Verriegelung
- Geschlossener SR-Verschluss
- D-Verriegelung
- Geschlossener D-Riegel
- JK-Riegel
- T-Verriegelung
- Vorteile von Riegeln
- Nachteile von Riegeln
Was sind Riegel?
Latches sind digitale Schaltkreise, die ein einzelnes Informationsbit speichern und seinen Wert halten, bis er durch neue Eingangssignale aktualisiert wird. Sie werden in digitalen Systemen als temporäre Speicherelemente zur Speicherung binärer Informationen verwendet. Latches können mithilfe verschiedener digitaler Logikgatter implementiert werden, z UND , ODER , NOT-, NAND- und NOR-Gatter.
Latches werden in digitalen Systemen häufig für verschiedene Anwendungen verwendet, darunter Datenspeicherung, Steuerschaltungen und Flip-Flop-Schaltungen. Sie werden häufig in Kombination mit anderen digitalen Schaltungen zur Implementierung verwendet Folgeschaltungen , wie Zustandsmaschinen und Speicherelemente.
Latches-Definition
Latches sind grundlegende Speicherelemente, die mit Signalpegeln (und nicht mit Signalübergängen) arbeiten. Latches werden durch einen Taktübergang gesteuert Flip-Flops . Latches sind pegelempfindliche Geräte. Riegel sind nützlich für die Gestaltung des asynchrone sequentielle Schaltung . Latches sind sequentielle Schaltkreise mit zwei stabilen Zuständen. Diese reagieren empfindlich auf die Eingabe Stromspannung angewendet und ist nicht vom Takt abhängig. Flip-Flops, die keinen Taktimpuls verwenden, werden als Latch bezeichnet.
Arten von Latches in der digitalen Elektronik
In der digitalen Elektronik gibt es verschiedene Arten von Latches:
- SR-Verschlüsse
- Geschlossene SR-Verschlüsse
- D-Verriegelungen
- Geschlossene D-Verschlüsse
- JK-Verschlüsse
- T. Laches
SR-Verriegelung
S-R-Latches, d. h. Set-Reset-Latches, sind die einfachste Form von Latches und werden mit zwei Eingängen implementiert: S (Setzen) und R (Reset). Der S-Eingang setzt den Ausgang auf 1, während der R-Eingang den Ausgang auf 0 zurücksetzt. Wenn sowohl der S- als auch der R-Eingang auf 1 sind, befindet sich der Latch in einem undefinierten Zustand. Sie werden auch als Preset- und Clear-Zustände bezeichnet. Der SR-Latch bildet die Grundbausteine aller anderen Arten von Flip-Flops.
Wahrheitstabelle von SR Latch
Die folgende Tabelle stellt die dar Wahrheitstabelle des SR-Latches.
| S | R | Q | Q' |
|---|---|---|---|
| 0 | 0 | Verriegeln | Verriegeln |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
Logikdiagramm des SR-Latch
SR Latch ist eine Logikschaltung mit:
- 2 kreuzgekoppelte NOR-Gatter oder 2 kreuzgekoppelte NAND-Gatter.
- 2 Eingänge S für SET und R für RESET
- 2 Ausgang Q, Q’.
Das folgende Logikdiagramm stellt die Verwendung des SR-Latches dar NAND-Gatter .
Das folgende Logikdiagramm stellt die Verwendung des SR-Latches dar NOR-Tor .
Verschiedene Fälle von SR Latch
Die verschiedenen Fälle von SR Verriegelung werden unten besprochen.
Fall 1: S’ = R’ = 1 (S = R = 0)
Wenn Q = 1, sind die Eingänge Q und R‘ für das 2. NAND-Gatter beide 1.
Wenn Q = 0, sind die Eingänge Q und R‘ für das 2. NAND-Gatter 0 bzw. 1.
Fall 2: S’ = 0, R’ = 1 (S = 1, R = 0)
- Da S’ = 0, der Ausgang des 1. NAND-Gatters, Q = 1 ( SET-Zustand ).
- Im zweiten NAND-Gatter ist Q’=0, da die Eingänge Q und R’ 1 sind.
Fall 3: S’ = 1, R’ = 0 (S = 0, R = 1)
- Da R’=0, der Ausgang des 2. NAND-Gatters, Q’ = 1.
- Da im ersten NAND-Gatter die Eingänge von Q und S 1 sind, ist Q = 0 ( RESET-Zustand ).
Fall 4: S’ = R’ = 0 (S = R = 1)
Wenn S = R = 1, werden sowohl Q als auch Q’ zu 1, was nicht zulässig ist. Daher ist die Eingabebedingung verboten.
Geschlossener SR-Verschluss
Ein Gated SR-Latch ist ein SR-Latch mit Freigabeeingang, der funktioniert, wenn die Freigabe 1 ist, und den vorherigen Zustand beibehält, wenn die Freigabe 0 ist.
Wahrheitstabelle des Gated SR Latch
Die folgende Tabelle stellt die Wahrheitstabelle des Gated SR Latch dar.
| Aktivieren | S | R Java-Bohne | Qn+1 |
|---|---|---|---|
| 0 | X | X | QN |
| 1 | 0 | 0 | QN |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | X |
Logikdiagramm des Gated SR Latch
Das folgende Logikdiagramm stellt den Gated SR-Latch dar.
Logikdiagramm des Gated SR Latch
D-Verriegelung
D-Latches werden auch als transparente Latches bezeichnet und mithilfe von zwei Eingängen implementiert: D (Daten) und einem Taktsignal. Der Ausgang des Latches folgt dem Eingang am D-Anschluss, solange das Taktsignal hoch ist. Wenn das Taktsignal auf Low geht, wird der Ausgang des Latches gespeichert und bis zur nächsten steigenden Flanke des Takts gehalten.
Wahrheitstabelle von D Latch
Die folgende Tabelle stellt die Wahrheitstabelle von dar D verriegeln.
| UND | D | Q | Q' |
|---|---|---|---|
| 0 | 0 | Verriegeln | Verriegeln |
| 0 | 1 | Verriegeln | Verriegeln |
| 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 |
Logikdiagramm von D Latch
Das folgende Logikdiagramm stellt den D-Latch dar.
Logikdiagramm von D Latch
Geschlossener D-Riegel
Die D-Verriegelung ähnelt der SR-Verriegelung, es wurden jedoch einige Änderungen vorgenommen. Hier sind die Eingaben Ergänzungen zueinander. Der D-Latch steht für Daten-Latch, da dieser Latch einzelne Bits vorübergehend speichert.
Wahrheitstabelle des Gated D Latch
Die folgende Tabelle stellt die Wahrheitstabelle des Gated-D-Latches dar.
| Aktivieren | D | QN | Qn+1 | ZUSTAND |
|---|---|---|---|---|
| 1 | 0 | X | 0 | ZURÜCKSETZEN |
| 1 | 1 | X | 1 | SATZ |
| 0 | X | X | Q(n) | Keine Änderung |
| Eigenschaftsgleichung: Q n+1 = EN.D + EN’.Q N |
Logikdiagramm des Gated D Latch
Das folgende Logikdiagramm stellt den Gated-D-Latch dar.
JK-Riegel
Der JK-Latch verfügt über zwei Eingänge J und K. Der Ausgang wird umgeschaltet, wenn die Eingänge J und K hoch sind. JK Der Latch ist genau wie der SR-Latch, eliminiert jedoch den undefinierten Zustand des SR-Latches.
Wahrheitstabelle von JK Latch
Die folgende Tabelle stellt die Wahrheitstabelle des JK-Latches dar.
| J | K | Qn+1 | Kommentar |
|---|---|---|---|
| 0 | 0 | Q | Keine Änderung |
| 0 | 1 | 0 | Zurücksetzen |
| 1 | 0 | 1 | Satz |
| 1 | 1 | Q' | Umschalten |
Logikdiagramm von JK Latch
Das folgende Logikdiagramm stellt den JK-Latch dar.
Logikdiagramm von JK Latch
T-Verriegelung
Wenn die JK-Eingänge des JK-Latches kurzgeschlossen sind, erhalten wir das T verriegeln. Im T-Latch werden die Ausgänge umgeschaltet, wenn die Eingänge hoch sind.
Logikdiagramm von T Latch
Das folgende Logikdiagramm stellt den T-Latch dar.
Logikdiagramm von T Latch
Vorteile von Riegeln
Einige der Vorteile von Riegeln sind unten aufgeführt.
- Einfach zu implementieren: Latches sind einfache digitale Schaltkreise, die mit Basic leicht implementiert werden können digitale Logik Tore.
- Energieeffizient: Latches verbrauchen im Vergleich zu anderen sequentiellen Latches weniger Strom Schaltkreise wie zum Beispiel Flip-Flops.
- Hohe Geschwindigkeit: Latches können mit hohen Geschwindigkeiten betrieben werden und eignen sich daher für den Einsatz in digitalen Hochgeschwindigkeitssystemen.
- Niedrige Kosten: Latches sind kostengünstig herzustellen und können in kostengünstigen digitalen Systemen eingesetzt werden.
- Vielseitigkeit: Latches können für verschiedene Anwendungen verwendet werden, beispielsweise für die Datenspeicherung, Steuerschaltkreise und Flip-Flop-Schaltkreise.
Nachteile von Riegeln
Einige der Nachteile von Riegeln sind unten aufgeführt.
- Keine Uhr: Latches verfügen nicht über ein Taktsignal, um ihre Vorgänge zu synchronisieren, was ihr Verhalten unvorhersehbar macht.
- Instabiler Zustand: Latches können manchmal in einen instabilen Zustand geraten, wenn beide Eingänge auf 1 sind. Dies kann zu unerwartetem Verhalten im digitalen System führen.
- Komplexes Timing: Das Timing von Latches kann komplex und schwer zu spezifizieren sein, sodass sie für Echtzeit-Steuerungsanwendungen weniger geeignet sind.
Abschluss
Wir können daraus schließen, dass Latches in digitalen Schaltkreisen für verschiedene Zwecke am häufigsten verwendet werden. Latches ändert seine Ausgabe schnell in Bezug auf neue Eingaben. Verschiedene Arten von Latches umfassen SR-Latch, Gated-Latch, D-Latch, Gated-D-Latch, JK-Latch und T-Latch.
Referenz
Hier sind einige Bücher, in denen Sie weitere Informationen zu Riegeln finden können:
- Digitales Design: Prinzipien und Praktiken von John F. Wakerly
- Digitales Systemdesign mit VHDL von Charles H. Roth und Lizy Kurian John
- Analyse und Design digitaler Schaltkreise von Victor P. Nelson und H. Troy Nagle
- Digitales Design und Computerarchitektur von David Harris und Sarah Harris
- Grundlagen der digitalen Logik mit Verilog Design von Stephen Brown und Zvonko Vranesic
Diese Bücher bieten einen umfassenden Überblick über digitale Logik, einschließlich Latches, und behandeln verschiedene Themen wie Design und Implementierung, Simulation und Verifizierung digitaler Schaltkreise.
DIGITALE ELEKTRONIK – Atul P. Godse, Frau Deepali A. Godse
Riegel – FAQs
Welche Arten von Riegeln gibt es?
Zu den Latchtypen gehören SR, Gated SR, D, Gated D, JK und T.
Wo werden Riegel verwendet?
Riegel werden in Uhren als Speichereinheiten verwendet.
Was ist eine Schnittstelle?
Wie viele Bits kann ein Riegel speichern?
Ein Latch kann Ein-Bit-Daten speichern.
Hat Latch ein Gedächtnis?
Ja, Latch ist ein Speicherelement mit 1-Bit-Speicherung.